Interconnexions en cuivre d'architecture damascène : modélisation du polissage mécano-chimique (P.M.C.) et étude du phénomène de formation de cavités dans le cuivre
Langue
FR
Thèses de doctorat
Date de soutenance
2003-06-23Spécialité
Electronique
Résumé
La fabrication des circuits intégrés est réalisable en maîtrisant la planéité des couches de matériaux. Ainsi, le procédé de polissage mécano chimique (PMC) s'avère indispensable afin d'aplanir, révéler, isoler les ...Lire la suite >
La fabrication des circuits intégrés est réalisable en maîtrisant la planéité des couches de matériaux. Ainsi, le procédé de polissage mécano chimique (PMC) s'avère indispensable afin d'aplanir, révéler, isoler les interconnexions et d'optimiser les performances électriques, coûts de fabrication. Les travaux ont consisté à caractériser, modéliser les évolutions topographiques à la surface des interconnexions après le PMC, et à proposer des règles de dessin pour la conception des circuits. De plus, du fait de la réduction des dimensions et l'augmentation de la rapidité des circuits, la fiabilité des interconnexions devient un facteur limitant pour leur durée de vie. L'une des défaillances est la formation de cavités dans le cuivre. Les travaux ont consisté à caractériser le cuivre électrolytique et les cavités formées, calculer la dilatation volumique des matériaux, et simuler leur comportement thermo-mécanique. Ceci nous a conduit à déterminer la cause de la formation de ces cavités.< Réduire
Résumé en anglais
The fabrication of intagrated circuits requires a control of material planarization. Thus Chemical Mechanical Polishing (CMP) process appears necessary to planarize, to reveal and insulate copper interconnections, and to ...Lire la suite >
The fabrication of intagrated circuits requires a control of material planarization. Thus Chemical Mechanical Polishing (CMP) process appears necessary to planarize, to reveal and insulate copper interconnections, and to optimize electrical performance and fabrication cost. The aim of this study is to characterize, to build a model of copper planarization, evolution of dishing copper lines and érosion diélectric lines after CMP, and then to propose design rules. Moreover, electromigration and stress-induced voiding are becoming key issues to determine the reliability of copper dual damascene metallization of integrated circuits. However, stress voiding has been observed in the copper lines after their fabrication. Therefore, copper voids and materials of interconnects have been characterized. In addition, mechanical stress distribution and volume dilatation in a copper line are determined. This résults brings to light the probable cause of these void in the copper line.< Réduire
Mots clés
Physique
Cuivre
Mots clés en anglais
Physic
Copper
Unités de recherche