Afficher la notice abrégée

dc.rights.licenseopenen_US
dc.contributor.advisorDANTO, Yves
hal.structure.identifierLaboratoire de Microélectronique, IXL, Université de Bordeaux I, France
dc.contributor.authorROUSSEL, Celine
dc.date2003-06-23
dc.date.accessioned2023-10-04T12:29:33Z
dc.date.available2023-10-04T12:29:33Z
dc.identifier.urihttps://oskar-bordeaux.fr/handle/20.500.12278/184312
dc.description.abstractLa fabrication des circuits intégrés est réalisable en maîtrisant la planéité des couches de matériaux. Ainsi, le procédé de polissage mécano chimique (PMC) s'avère indispensable afin d'aplanir, révéler, isoler les interconnexions et d'optimiser les performances électriques, coûts de fabrication. Les travaux ont consisté à caractériser, modéliser les évolutions topographiques à la surface des interconnexions après le PMC, et à proposer des règles de dessin pour la conception des circuits. De plus, du fait de la réduction des dimensions et l'augmentation de la rapidité des circuits, la fiabilité des interconnexions devient un facteur limitant pour leur durée de vie. L'une des défaillances est la formation de cavités dans le cuivre. Les travaux ont consisté à caractériser le cuivre électrolytique et les cavités formées, calculer la dilatation volumique des matériaux, et simuler leur comportement thermo-mécanique. Ceci nous a conduit à déterminer la cause de la formation de ces cavités.
dc.description.abstractEnThe fabrication of intagrated circuits requires a control of material planarization. Thus Chemical Mechanical Polishing (CMP) process appears necessary to planarize, to reveal and insulate copper interconnections, and to optimize electrical performance and fabrication cost. The aim of this study is to characterize, to build a model of copper planarization, evolution of dishing copper lines and érosion diélectric lines after CMP, and then to propose design rules. Moreover, electromigration and stress-induced voiding are becoming key issues to determine the reliability of copper dual damascene metallization of integrated circuits. However, stress voiding has been observed in the copper lines after their fabrication. Therefore, copper voids and materials of interconnects have been characterized. In addition, mechanical stress distribution and volume dilatation in a copper line are determined. This résults brings to light the probable cause of these void in the copper line.
dc.language.isoFRen_US
dc.subjectPhysique
dc.subjectCuivre
dc.subject.enPhysic
dc.subject.enCopper
dc.titleInterconnexions en cuivre d'architecture damascène : modélisation du polissage mécano-chimique (P.M.C.) et étude du phénomène de formation de cavités dans le cuivre
dc.title.enCopper dual damascene interconnects : modeling of chemical mecanical polishing (CMP) and voiding in copper metallization due to dencification
dc.typeThèses de doctoraten_US
dc.subject.halPhysique [physics]
bordeaux.hal.laboratoriesThèses de l'Université de Bordeaux avant 2014en_US
bordeaux.hal.laboratoriesLaboratoire de microélectronique IXLen_US
bordeaux.institutionUniversité de Bordeauxen_US
bordeaux.type.institutionUniversité de Bordeaux 1en_US
bordeaux.thesis.disciplineElectroniqueen_US
hal.identifiertel-04228783
hal.version2
hal.date.transferred2023-10-07T01:09:06Z
hal.exporttrue
dc.rights.ccCC BYen_US
bordeaux.COinSctx_ver=Z39.88-2004&rft_val_fmt=info:ofi/fmt:kev:mtx:journal&rft.title=Interconnexions%20en%20cuivre%20d'architecture%20damasc%C3%A8ne%20:%20mod%C3%A9lisation%20du%20polissage%20m%C3%A9cano-chimique%20(P.M.C.)%20et%20%C3%A9tude%20du%20ph%C3%&rft.atitle=Interconnexions%20en%20cuivre%20d'architecture%20damasc%C3%A8ne%20:%20mod%C3%A9lisation%20du%20polissage%20m%C3%A9cano-chimique%20(P.M.C.)%20et%20%C3%A9tude%20du%20ph%C3&rft.au=ROUSSEL,%20Celine&rft.genre=unknown


Fichier(s) constituant ce document

Thumbnail

Ce document figure dans la(les) collection(s) suivante(s)

Afficher la notice abrégée