Développement et étude de transistors bipolaires à hétérojonctions Si/Sige verticaux sur substrats SOI minces
Thèses de doctorat
Ce document a été publié dans
Date de soutenance
2006-10-05Résumé
Les applications radio-fréquences nécessitent le développement de technologies BiCMOS sur SOI. Cette étude a pour objectif l'intégration d'un transistor bipolaire dans une technologie 0.13μm sur substrat SOI. Le choix de ...Lire la suite >
Les applications radio-fréquences nécessitent le développement de technologies BiCMOS sur SOI. Cette étude a pour objectif l'intégration d'un transistor bipolaire dans une technologie 0.13μm sur substrat SOI. Le choix de l’architecture s’est porté sur une structure émetteur-base auto-alignée et un collecteur implanté. Les transistors fabriqués ont montré un comportement particulier résultant de la faible épaisseur du collecteur, localisé dans la couche supérieure du SOI. Ce fonctionnement atypique a pu être expliqué grâce à étude de l’avalanche dans le collecteur. Une série d’optimisation a ainsi été proposée, grâce à la compréhension des mécanismes de désertion dans le collecteur, et un modèle compact a été développé à partir du modèle HiCUM, en adaptant la topologie du collecteur. Finalement, cette étude a donné lieu au développement d'une technologie BiCMOS complète intégrant des transistors MOS complémentaires et les transistors bipolaires issus de cette étude.< Réduire
Résumé en anglais
The RF applications require BiCMOS technologies on SOI substrates. This work describes the integration of a vertical heterojunction bipolar transistor in a 0.13μm SOI technology. The fabricated devices have shown specific ...Lire la suite >
The RF applications require BiCMOS technologies on SOI substrates. This work describes the integration of a vertical heterojunction bipolar transistor in a 0.13μm SOI technology. The fabricated devices have shown specific behaviour associated with the shallow collector located in the SOI substrate active upper layer. This behaviour was explained thanks to the study of the avalanche in the collector region. The understanding of the base-collector depletion has led to several optimizations of the device and a compact model has been developed from the HiCUM model by modifying the collector topology. Eventually, a full BiCMOS technology has been developed with complementary MOS transistors and the HBT devices considered in this work.< Réduire
Mots clés
Electronique
Microélectronique
transistor bipolaire à hétérojonctions
silicium
silicium-germanium
substrats SOI
avalanche
simulation phyique 2D
Unités de recherche