Etude de faisabilité d'un émetteur radio fréquence à conversion directe pour le standard WCDMA avec boucle cartésienne de linéarisation en technologie CMOS 65 nm

Abstract

L’objectif de cette thèse est d’évaluer une architecture d’émetteur RF mobile WCDMA à boucle cartésienne de linéarisation. Combinant les efforts d’étude du système et de conception de circuits en CMOS 65 nm, il s’agit de déterminer si l’architecture choisie permet de réduire la surface et la consommation, conformément aux attentes de l’industrie, tout en respectant les contraintes de performances imposées par le standard WCDMA. Les travaux ainsi menés permettent d’identifier les points critiques pour la réalisation d’une boucle cartésienne sur silicium et propose un mode de réalisation. Une estimation de la surface et de la consommation des circuits de l’émetteur à boucle cartésienne montre que cette solution est très avantageuse comparée à l’état l’art des émetteurs WCDMA.