Caractérisation des effets thermiques et des mécanismes de défaillance spécifiques aux transistors bipolaires submicroniques sur substrat InP dédiés aux transmissions optiques Ethernet à 112 Gb/s

Abstract

Ces travaux de thèses présentent un protocole expérimental d’évaluation de la fiabilité des transistors bipolaire à double hétéro-jonction submicroniques sur substrat InP. Les mécanismes de défaillances observés ont été mis en évidence grâce à ce protocole qui présente trois étapes : activation, détection et localisation des mécanismes de défaillance. Les tests de vieillissement accéléré ont été réalisés sur les TBH de structure hexagonale avec une base en InGaAs ou en GaAsSb ainsi que les structures TLM. Grâce à l’analyse électrique via la modélisation compacte, nous établissons les premières hypothèses sur l’origine physique des mécanismes de dégradation. Pour les transistors avec une base InGaAs, par exemple, les mécanismes de défaillance mis en évidence sont localisés:- A la périphérie d’émetteur entrainant ainsi une augmentation du courant de base pour VBE<0,6 V pour les tests sous contrainte thermique ainsi que sous contraintes thermique et électrique.- A la jonction base-émetteur, provoquant l’augmentation du courant de base et de collecteur respectivement pour VBE>0,6 V et 0.2<VBE<0,8 V.- Au niveau du contact ohmique d’émetteur, entrainant une dégradation des courants pour VBE>0,8 V. Cette diminution du courant est plus visible sur le courant de collecteur.Ces hypothèses ont été validées avec l’analyse physique 2D avec le logiciel TCAD Sentaurus. Des signatures électriques similaires ont été observées dans la bibliographie par de plusieurs auteurs.