La plateforme OSKAR Bordeaux évolue pour rejoindre l'archive ouverte HAL. Retrouvez tous vos dépôts sur le nouveau portail HAL UB : https://u-bordeaux.hal.science/. Pour toute aide ou information, contactez-nous info@oskar-bordeaux.fr
A NUMA-aware fine grain parallelization framework for multi-core architecture
AUMAGE, Olivier
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
Efficient runtime systems for parallel architectures [RUNTIME]
Voir plus >
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
Efficient runtime systems for parallel architectures [RUNTIME]
AUMAGE, Olivier
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
Efficient runtime systems for parallel architectures [RUNTIME]
< Réduire
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
Efficient runtime systems for parallel architectures [RUNTIME]
Langue
en
Communication dans un congrès
Ce document a été publié dans
PDSEC - 14th IEEE International Workshop on Parallel and Distributed Scientific and Engineering Computing - 2013, 2013-05-24, Boston. 2013-05-24
Résumé
Dans cet article, nous présentons des solutions pour des problèmes couramment rencontrés en parallélisation à grain fin sur les architectures multi-cœurs : exprimer les algorithmes en utilisant une taille de grain adaptée ...Lire la suite >
Dans cet article, nous présentons des solutions pour des problèmes couramment rencontrés en parallélisation à grain fin sur les architectures multi-cœurs : exprimer les algorithmes en utilisant une taille de grain adaptée au matériel et minimisant les surcoûts en temps induits par les accès mémoire non uniformes (NUMA). Afin d'évaluer le bénéfice de notre proposition, nous présentons des expérimentations de parallélisation à grain fin d'un solveur itératif pour les systèmes linéaires creux comparées à l'approche Intel TBB.< Réduire
Résumé en anglais
In this paper, we present some solutions to handle to problems commonly encountered when dealing with fine grain parallelization on multi-core architecture: expressing algorithm using a task grain size suitable for the ...Lire la suite >
In this paper, we present some solutions to handle to problems commonly encountered when dealing with fine grain parallelization on multi-core architecture: expressing algorithm using a task grain size suitable for the hardware and minimizing the time penalty due to Non Uniform Memory Accesses. To evaluate the benefit of our work we present some experiments on the fine grain parallelization of an iterative solver for spare linear system with some comparisons with the Intel TBB approach.< Réduire
Origine
Importé de halUnités de recherche