Mostrar el registro sencillo del ítem

Élaboration de nouvelles méthodologies d’évaluation de la fiabilité de circuits nanoélectroniques

dc.contributor.advisorLewis, Dean
dc.contributor.advisorPouget, Vincent
dc.contributor.advisorDarracq, Frédéric
dc.contributor.authorEL MOUKHTARI, Issam
dc.contributor.otherPerdu, Philippe
dc.date2012-11-29
dc.date.accessioned2020-12-14T21:14:05Z
dc.date.available2020-12-14T21:14:05Z
dc.identifier.urihttp://ori-oai.u-bordeaux1.fr/pdf/2012/EL_MOUKHTARI_ISSAM_2012.pdf
dc.identifier.urihttps://oskar-bordeaux.fr/handle/20.500.12278/22218
dc.identifier.nnt2012BOR14650
dc.description.abstractCe travail constitue une contribution à l’étude de la synergie entre le vieillissement accéléré et l’évolution de la robustesse aux évènements singuliers pour les technologies MOS avancées. Ce manuscrit expose le travail fait autour de la Caractérisations des mécanismes de dégradation NBTI, HCI, TDDB et Electromigration sur les structures de tests conçues dans le véhicule de test NANOSPACE en technologie CMOS LP 65 nm. Il décrit aussi l’évaluation de la robustesse face aux évènements singuliers après un vieillissement de type NBTI sur les chaines de portes logiques (inverseurs, NOR, bascules D). Cette dernière partie nous a permis de démontrer que le vieillissement de type NBTI améliore la robustesse face aux SET dans ce cas d’étude.
dc.description.abstractEnThis work is a contribution to the study of the synergy between accelerated aging and the evolution of robustness to single event effects for advanced MOS technologies.This manuscript describes the work done around the characterization of degradation mechanisms NBTI, HCI, TDDB and Electromigration on test structures designed in the NANOSPACE test vehicle on CMOS 65 nm Low Power technology. It also describes the evaluation of the robustness to Single Events Effects after NBTI aging on chains of logic gates (inverters, NOR, D flip-flops). This last part allows to show that the NBTI aging improves the robustness to SET in this case of study.
dc.language.isofr
dc.subjectNbti
dc.subjectPorteurs chaud
dc.subjectTddb
dc.subjectÉlectromigration
dc.subjectEffets singuliers
dc.subjectTest par faisceau Laser pulsé
dc.subjectCMOS 65 nm basse puissance
dc.subjectRobustesse
dc.subject.enNbti
dc.subject.enHci
dc.subject.enTddb
dc.subject.enElectromigration
dc.subject.enSingle Event Effects
dc.subject.enPulsed laser testing
dc.subject.enCMOS 65 nm Low Power
dc.subject.enRobustness
dc.titleÉlaboration de nouvelles méthodologies d’évaluation de la fiabilité de circuits nanoélectroniques
dc.typeThèses de doctorat
dc.contributor.jurypresidentLabat, Nathalie
bordeaux.hal.laboratoriesThèses de l'Université de Bordeaux avant 2014*
bordeaux.hal.laboratoriesLaboratoire de l'intégration du matériau au système (Talence, Gironde)
bordeaux.institutionUniversité de Bordeaux
bordeaux.type.institutionBordeaux 1
bordeaux.thesis.disciplineElectronique
bordeaux.ecole.doctoraleÉcole doctorale des sciences physiques et de l’ingénieur (Talence, Gironde)
star.origin.linkhttps://www.theses.fr/2012BOR14650
dc.contributor.rapporteurBafleur, Marise
dc.contributor.rapporteurSaigné, Frédéric
bordeaux.COinSctx_ver=Z39.88-2004&rft_val_fmt=info:ofi/fmt:kev:mtx:journal&rft.title=%C3%89laboration%20de%20nouvelles%20m%C3%A9thodologies%20d%E2%80%99%C3%A9valuation%20de%20la%20fiabilit%C3%A9%20de%20circuits%20nano%C3%A9lectroniques&rft.atitle=%C3%89laboration%20de%20nouvelles%20m%C3%A9thodologies%20d%E2%80%99%C3%A9valuation%20de%20la%20fiabilit%C3%A9%20de%20circuits%20nano%C3%A9lectroniques&rft.au=EL%20MOUKHTARI,%20Issam&rft.genre=unknown


Archivos en el ítem

ArchivosTamañoFormatoVer

No hay archivos asociados a este ítem.

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem