Contribution à la caractérisation sur wafer de transistors MOS FD-SOI en bande millimétrique

Abstract

Les technologies CMOS sur silicium présentent des aptitudes reconnues pour les applications millimétriques. Parmi elles, les technologies (FD-SOI) développées à partir du nœud 28nm offrent des caractéristiques prometteuses pour un vaste champ d'applications, avec notamment des, fr, et !MAX, au-delà de 300 GHz. Pour permettre la conception de ces circuits, une modélisation précise des transistors FD-SOI est absolument nécessaire. De plus, il n'est plus possible de limiter l'extraction des paramètres en dessous de 110 GHz, et de nouvelles techniques permettant d'obtenir des mesures fiables de dispositifs passifs et actifs doivent être étudiées. Dans cette thèse, nous examinerons la caractérisation des paramètres S sur silicium (on-wafer) de différentes structures de test passives et des transistors MOS en technologie 28nm FD SOI de STMicroelectronics, jusqu'à 500 GHz. En commençant par une introduction de l'équipement de mesure habituellement utilisé pour ce type d'analyse, nous passons aux différents bancs de mesure adoptés au laboratoire IMS, et enfin nous nous con­centrerons sur les techniques de calibrage et d'épluchage (de-embedding). Deux puces dif­férentes ont été étudiées. L'analyse repose sur des simulations électromagnétiques et des sim­ulations EM mixtes de modèle petit signal + sonde, toutes deux incluant les modèles des son­des pour une évaluation des résultats de mesure plus proche des conditions réelles. Enfin, quelques structures de test sont présentées pour évaluer les pertes dans les lignes, la préci­sion de la méthodologie de correction d'impédance et finalement le couplage sonde-sonde et sonde-substrat.