Étude et réalisation d’une chaîne de conversion de données pour liaisons numériques à très haut débit

Abstract

La demande croissante de débits de données plus élevés dans les centres de données a conduit à de nouveaux protocoles émergents (100 - 400G Ethernet et autres) dans les communications filaires.Ces protocoles favoriseront des encodages plus sophistiqués utilisant moins de bande passante de fréquence. Les exigences de vitesse devenant plus strictes, les architectures analogiques pures ne peuvent y répondre. Ainsi, un virage naturel vers des architectures à signaux mixtes est attendu.Cette thèse propose la conception d'une architecture de récepteur basée sur un Convertisseur Analogique-Numérique (CAN). Il utilise une méthodologie de conception pour définir et valider les exigences et les spécifications des récepteurs filaires à base de silicium qui sont conformes à un fonctionnement supérieur à >100Gb/s sur des canaux de transmission avec des pertes élevées (>20dB).Un prototype en technologie 22nm CMOS FDSOI est proposé comme preuve de concept.