List Scheduling in Embedded Systems under Memory Constraints
ARRAS, Paul-Antoine
Efficient runtime systems for parallel architectures [RUNTIME]
STMicroelectronics [Grenoble] [ST-GRENOBLE]
Efficient runtime systems for parallel architectures [RUNTIME]
STMicroelectronics [Grenoble] [ST-GRENOBLE]
JEANNOT, Emmanuel
Efficient runtime systems for parallel architectures [RUNTIME]
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
Leer más >
Efficient runtime systems for parallel architectures [RUNTIME]
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
ARRAS, Paul-Antoine
Efficient runtime systems for parallel architectures [RUNTIME]
STMicroelectronics [Grenoble] [ST-GRENOBLE]
Efficient runtime systems for parallel architectures [RUNTIME]
STMicroelectronics [Grenoble] [ST-GRENOBLE]
JEANNOT, Emmanuel
Efficient runtime systems for parallel architectures [RUNTIME]
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
< Leer menos
Efficient runtime systems for parallel architectures [RUNTIME]
Laboratoire Bordelais de Recherche en Informatique [LaBRI]
Idioma
en
Communication dans un congrès
Este ítem está publicado en
SBAC-PAD'2013 - 25th International Symposium on Computer Architecture and High-Performance Computing, 2013-10-23, Porto de Galinhas. 2013-10-25p. 152-159
IEEE Computer Society
Resumen
Le décodage vidéo et le traitement d'image dans les systèmes embarqués sont sujets à de fortes contraintes de ressources, particulièrement en termes de mémoire. Les heuristiques d'ordonnancement de liste à priorités statiques ...Leer más >
Le décodage vidéo et le traitement d'image dans les systèmes embarqués sont sujets à de fortes contraintes de ressources, particulièrement en termes de mémoire. Les heuristiques d'ordonnancement de liste à priorités statiques (HEFT, SDC,...) étant les solutions les plus souvent citées en raison à la fois de leurs bonnes performances et de leur faible complexité, nous proposons une méthode visant à y introduire la notion de mémoire. De plus, nous montrons que par le biais d'un ajustement adapté des priorités des tâches et d'un recours judicieux à l'insertion, des accélérations jusqu'à 20% peuvent être obtenues. Enfin, nous montrons que notre technique permet d'empêcher les interblocages et de réduire significativement l'empreinte mémoire requise comparé à des heuristiques d'ordonnancement de liste classiques.< Leer menos
Resumen en inglés
Video decoding and image processing in embedded systems are subject to strong resource constraints, particularly in terms of memory. List-scheduling heuristics with static priorities (HEFT, SDC, etc.) being the oft-cited ...Leer más >
Video decoding and image processing in embedded systems are subject to strong resource constraints, particularly in terms of memory. List-scheduling heuristics with static priorities (HEFT, SDC, etc.) being the oft-cited solutions due to both their good performance and their low complexity, we propose a method aimed at introducing the notion of memory into them. Moreover, we show that through appropriate adjustment of task priorities and judicious resort to insertion-based policy, speedups up to 20\% can be achieved. Lastly, we show that our technique allows to prevent deadlock and to substantially reduce the required memory footprint compared to classic list-scheduling heuristics.< Leer menos
Palabras clave en inglés
Task graphs
scheduling
memory
system on chip
video decoding
Orígen
Importado de HalCentros de investigación